| Розширений опис дисципліни |
|
Що буде вивчатися
|
- типова архітектура та основні характеристики сигнальних процесорів різних виробників, а також сфери застосування СП в радіотехніці;
- архітектура, характеристики, система команд, робота обчислювального ядра та внутрішньо-кристальної периферії СП ADSP-21xx, системний інтерфейс та принципи взаємодії із зовнішніми пристроями, АЦП, ЦАП, зовнішньою пам’яттю, правила побудови систем ЦОС на базі СП ADSP-21xx;
- інструментальні засоби підтримки проектування, роботу в системі VisualDSP++, використання system builder, компіляторів асемблера та С, лінкера, апаратних засобів EZ-Kit Lite ADSP-21xx та EZ-ICE;
- базові патерни проектування в системі VisualDSP++ та розробки ЦФ в системі DiFiDes з перевіркою результатів в VisualDSP++ та Matlab;
- приклади реалізації типових алгоритмів ЦОС.
|
|
Чому це цікаво/треба вивчати
|
Сучасна обробка сигналів все більше реалізується в цифровому варіанті. На даний час основними апаратними рішеннями для ЦОС є цифрові пристрої на основі сигнальних процесорів та FPGA. Застосування FPGA потребує в тричі більших затрат часу, фінансів, додаткових зусиль щодо модифікації алгоритмів, їх розпаралелювання, переносу на апаратну платформу, синхронізації їх частин, більш складного процесу відлагодження та має обмежені можливості щодо модифікації готового рішення, хоча і дозволяє отримати рішення із більш високою швидкодією обробки сигналів, що важливо при роботі із високочастотними та широкосмуговими сигналами або при паралельній обробці багатьох сигналів, наприклад сигналів від елементів фазованої антенної решітки. Використання сигнальних процесорів дозволяє уникнути всіх означених недоліків пристроїв на основі FPGA, забезпечити швидку розробку гнучкої, але менш швидкої системи, та можливості легкої її модифікації за необхідністю, тобто поступається рішенням на основі FPGA в плані швидкодії обробки сигналів при роботі з широкосмуговими ВЧ сигналами в реальному часі. Вивчення СП ADSP-21xx фірми Analog Devices дозволить опанувати не тільки найбільш вдало продуману архітектуру СП, яка дозволить легко перейти до окремих особливостей архітектури СП від фірми Texas Instruments чи СП інших виробників, але і набути досвіду щодо розробки програмованих пристроїв ЦОС для тих задач і в тих випадках, коли застосування FPGA недоречне чи неможливе.
|
|
Чому можна навчитися (результати навчання)
|
Студенти зможуть навчитися:
- застосовувати інструментальні засоби підтримки проектування VisualDSP++, DiFiDes, SystemBuilder, Asm21xx, C-compiler;
- реалізувати окремі частини спеціалізованого ПЗ загальносистемного рівня та алгоритмів ЦОС на мові асемблера ADSP-21xx та ANSI-C;
- відлагоджувати програми за допомогою симулятора VisualDSP++ та апаратних засобів EZ-Kit Lite ADSP-2181 та EZ-ICE ADSP-21xx.
|
|
Як можна користуватися набутими знаннями і уміннями (компетентності)
|
Студенти зможуть:
- застосовувати набуті знання та навики для розробки апаратно-програмних рішень реалізації алгоритмів ЦОС на основі сигнальних процесорів ADSP-21xx;
- використати набуті знання та навики для більш швидкого та більш легкого вивчення СП від фірми Analog Devices наступних поколінь, СП з апаратною підтримкою float-point арифметики або СП інших виробників;
- використати набуті знання та навики для усвідомленого та професійно обґрунтованого портування на FPGA алгоритмів ЦОС, попередньо перевірених і відлагоджених на СП.
|
|
Інформаційне забезпечення
|
Силабус, інформаційна підтримка через платформу дистанційного навчання Moodle, Google Drive, Telegram, програмне забезпечення VisualDSP++, відеозаписи занять, технічна документація, презентації с прикладами виконання завдань, методичні рекомендації до виконання ЛР.
|
|
Форма проведення занять
|
Лекції, лабораторні роботи
|
|
Семестровий контроль
|
Залік, 4 курс, 2 семестр.
|
|
|---|
